各位同学：

   为了激发学生的创新思维和能力，培养学生的综合能力，促进学术交流，同时为获奖者提供更多的职业发展机会，推动集成电路设计的创新和突破，拟举办"挑战传统，重新定义集成电路的可能性"集成电路设计大赛，具体通知如下：

一、参赛注意事项

1.参赛队员不限专业，每队推荐3人以内，开赛后中途不可更换队员。

2.参赛队伍从赛题中任选一个题目参加，所有的设计都需要在FPGA平台上实验。

3.要求参赛队伍独立完成，作品不能雷同，否则对违纪参赛队伍取消评审资格。

4.参赛队伍提交作品时应包括设计报告、系统设计报告、答辩PPT及设计数据，最后进行现场答辩和演示。

二、竞赛内容

      在以下赛题中任选一个题目参加，所有的设计都需要在FPGA平台上实验：

（一）任务

1．完整cpu设计：支持RISC-V指令集，至少实现RV32I型指令子集、中断以及异常处理；

2．32位整数乘法器：使用Verilog实现，要求实现32位数的有符号和无符号乘法运算，不能直接使用verilog语法中的乘号和加号。

3．32位整数除法器：使用Verilog实现，要求采用SRT算法，实现32位数的有符号和无符号除法运算能够得出商和余数，不能直接使用verilog语法中的除号和求余符号。

4．总线：（1）单独设计总线时不可调用IP核，cpu整体设计可使用第三方IP核，但必须在设计报告中予以明确说明。（2）设计报告中需正确说明总线的各个模块，并说明设计总线的种类。

5．IEEE标准的32位单精度浮点数乘法器：使用Verilog实现。

（二）要求

1.基本要求

（1）设计报告应包括团队介绍、项目研发情况、设计方案，技术创新点、项目心得体会、后续工作等；报告中需要清楚体现项目设计的参数和性能指标等。

（2）系统设计方案应包括系统功能介绍、系统架构图、软硬件功能划分等。

（3）作品答辩PPT应涉及参赛团队介绍、项目心得体会、项目研发情况、技术创新点、设计方案的概要说明、后续工作等。

（4）设计的数据展示需包括系统原理图、软硬件代码、仿真和测试结果。

（5）参赛队伍最后需进行现场答辩以及演示。

2 .参赛时间

    （1）本次活动自2023年10月1日开始

（2）10月14日截止提交作品，设计报告和答辩PPT。

（3）10月21日发布初审结果。

（4）10月25日初审通过队伍进行现场答辩。

3.参赛方式

请有参与意向的同学于2023年9月28日前加入QQ群：805092983，后续将在群中发布报名方式以及其他通知。

（三）审评原则

1.初审阶段：

线上开展，每件作品初始安排3名评委进行评审，每名评委依据评审原则给出对作品的评分。

2.决赛答辩阶段：

学院将组织决赛答辩环节，评委将根据作品及参赛队员现场答辩情况，对该作品打分，然后将作品按照所得分数从优到劣排序，评出相应奖项。

三、奖项设置

    本次集成电路设计大赛共设一等奖1个，二等奖2个，三等奖3个，获奖队伍将颁发证书及奖品。

       必赢网址bwi437第36届信息科技活动月组委会

                               2023年9月18日